Wéi léisen ech EMI Problem am Multilayer PCB Design?

Wësst Dir wéi Dir den EMI Problem beim Multilayer PCB Design léise kënnt?

Loosst mech Iech soen!

Et gi vill Weeër fir EMI Probleemer ze léisen. Modern EMI Ennerdréckungsmethoden enthalen: d'Benotzung vun der EMI Ennerdréckung Beschichtung, d'Auswiel vun passenden EMI Ennerdréckungsdeeler an den EMI Simulatiouns Design. Baséierend op de meescht Basis PCB Layout, diskutéiert dëse Pabeier d'Funktioun vum PCB Stack bei der Kontroll vun der EMI Stralung an PCB Design Fäegkeeten.

Kraaft Bus

Den Ausgangsspannungssprong vun IC kann beschleunegt ginn andeems en entspriechend Kapazitéit bei der Kraaftstift vum IC plazéiert. Allerdéngs ass dëst net d'Enn vum Problem. Wéinst der limitéierter Frequenzreaktioun vum Kondensator ass et onméiglech fir de Kondensator déi harmonesch Kraaft ze generéieren déi néideg ass fir den IC Output propper an der voller Frequenzband ze féieren. Zousätzlech verursaacht den Iwwergangsspannung, deen am Kraaftbus entsteet, Spannungsfall op béide Enden vun der Induktioun vun der Entkupplungstrinn. Dës transient Spannungen sinn d'Haaptgemengt Modus EMI Interferenzquellen. Wéi kënne mir dës Problemer léisen?

Am Fall vum IC op eisem Circuit Board kann d'Muechtschicht ronderëm den IC als e gudde Héichfrequenz Kondensator ugesi ginn, deen d'Energie gesammelt kann duerch de diskrete Kondensator, deen héich Frequenz Energie fir propper Ausgang ubitt. Zousätzlech ass d'Induktanz vun enger gudder Kraaftschicht kleng, sou datt de transiente Signal synthetiséiert vum Induktor och kleng ass, sou datt de gemeinsame Modus EMI reduzéiert gëtt.

Natierlech muss d'Verbindung tëscht der Energieversuergungsschicht an dem IC Stroumnetz PIN sou kuerz wéi méiglech sinn, well déi steigend Kante vum digitale Signal méi séier a méi séier ass. Et ass besser et direkt un de Pad ze verbannen wou den IC Power Pin ass, deen muss separat diskutéiert ginn.

Fir de gemeinsame Modus EMI ze kontrolléieren, muss d'Muechtschicht e gutt designt Paar vu Kraaftschichten sinn fir ze entkuppelen an eng genuch niddereg Induktivitéit ze hunn. Munch Leit kënne froen, wéi gutt ass et? D'Äntwert hänkt vun der Kraaftlag of, vum Material tëscht de Schichten an der Operatiounsfrequenz (dat heescht eng Funktioun vun der IC Opstig Zäit). Allgemeng ass den Ofstand vu Kraaftschichten 6mil, an den Ënnerlager ass FR4 Material, sou datt d'ekwivalent Kapazitéit pro Quadrat Zoll Muechtschicht ongeféier 75pF ass. Natierlech, wat méi kleng ass d'Schichtenofstand, méi grouss d'Kapazitéit.

Et ginn net vill Geräter mat enger Haussezäit vun 100-300ps, awer no der aktueller Entwécklungsquote vun IC wäerten d'Apparater mat Steigerungszäit am Beräich vun 100-300ps en héijen Undeel besetzen. Fir Circuiten mat 100 bis 300 PS Steigerzäiten ass 3 Mil Layer Distanz net méi fir déi meescht Uwendungen uwendbar. Zu där Zäit ass et noutwendeg d'Delaminatiounstechnologie mat dem Interlayer-Abstand manner wéi 1mil ze adoptéieren, an d'FR4 dielektrescht Material ze ersetzen duerch Material mat héijer dielektresche Konstante. Elo kënne Keramik a pottéiert Plastik den Designufuerderunge vun 100 bis 300ps Rising Time Circuits erfëllen.

Och wann nei Materialien a Methoden an der Zukunft kënne benotzt ginn, sinn allgemeng 1 bis 3 ns Opstigszäitkreesser, 3 bis 6 Mil Schichtabstand, an FR4 dielektresch Materialien normalerweis genuch fir High-End Harmonien ze verschaffen an transient Signaler niddereg genuch ze maachen, dat ass , gemeinsame Modus EMI ka ganz niddereg reduzéiert ginn. An dësem Pabeier gëtt d'Design Beispill vun PCB-Schichten gestapelt, an de Layerofstand gëtt ugeholl datt se 3 bis 6 Mil ass.

elektromagnéitesch Schëlder

Aus der Signal routing Sicht, eng gutt Schichtstrategie sollt et sinn, all d'Signal Spuren an engem oder méi Schichten ze setzen, déi niewend der Kraaftschicht oder Buedemplat sinn. Fir Stroumversuergung sollt eng gutt Schichtstrategie sinn datt d'Muechtschicht niewent dem Buedemplank läit, an d'Distanz tëscht der Kraaftschicht an dem Buedemplang soll sou kleng wéi méiglech sinn, dat ass wat mir déi "Layering" Strategie nennen.

PCB Stack

Wéi eng Stackstrategie kann hëllefen EMI ze schützen an z'ënnerdrécken? Déi folgend geschicht Stacking Schema gëtt un datt d'Kraaft vun der Stroumversuergung op eng eenzeg Schicht fléisst an datt eenzel Spannung oder Multiple Spannungen a verschidden Deeler vun der selwechter Schicht verdeelt sinn. De Fall vu méi Stroumschichten gëtt méi spéit diskutéiert.

4-Ply Platte

Et ginn e puer potenziell Probleemer beim Design vu 4-Schicht Laminater. Als alleréischt, och wann d'Signalschicht an der baussenzeger Schicht ass an d'Kraaft an de Buedemebene an der banneschter Schicht sinn, ass d'Distanz tëscht der Stroumschicht an dem Buedemebene nach ze grouss.

Wann d'Käschtefuerderung déi éischt ass, kënnen déi folgend zwou Alternativen zum traditionelle 4-Ply Board bezeechent ginn. Déi zwee kënnen d'EMI-Ënnerdréckung Performance verbesseren, awer si sinn nëmme gëeegent fir de Fall wou d'Dicht vun de Komponenten op der Board kleng genuch ass an et genuch Fläch ronderëm d'Komponente gëtt (fir déi erfuerderlech Kupferbeschichtung fir Stroumversuergung ze placéieren).

Déi éischt ass de bevorzugte Schema. Déi baussenzeg Schichte vu PCB sinn all Schichten, an déi mëttel zwou Schichten si Signal / Stroumschichten. D'Energieversuergung op der Signalschicht gëtt mat breede Linnen geleet, wat de Wee Impedanz vun der Energieversuergungsstroum niddereg mécht an d'Impedanz vum Signal Mikrostrip Wee niddereg. Aus der Siicht vun der EMI Kontroll, ass dëst déi bescht 4-Schicht PCB Struktur verfügbar. An der zweeter Schema fiert déi äusseren Schicht d'Kraaft a Buedem, an déi Mëtt zwou Schicht dréit d'Signal. Am Verglach mam traditionelle 4-Layer Board ass d'Verbesserung vun dësem Schema méi kleng, an d'Interlayer-Impedanz ass net sou gutt wéi déi vum traditionelle 4-Layer Board.

Wann d'Leedungsimpedanz soll kontrolléiert ginn, sollt dat uewe genannte Stackschema ganz virsiichteg sinn d'Leitungen ënner der Kupferinsel vu Stroumversuergung a Buedem ze leeën. Ausserdeem soll d'Kupferinsel op der Stroumversuergung oder Stratum sou vill wéi méiglech vernetzt sinn, fir d'Konnektivitéit tëscht DC an der gerénger Frequenz ze garantéieren.

6-ply Plack

Wann d'Dicht vun de Komponenten op der 4-Schicht Board grouss ass, ass d'6-Schicht Plack besser. Wéi och ëmmer, de Schiedeffekt vun e puer Stackschemaer am Design vu 6-Schicht Board ass net gutt genuch, an de transiente Signal vum Powerbus gëtt net reduzéiert. Zwee Beispiller ginn hei ënnendrënner diskutéiert.

Am éischte Fall sinn d'Stroumversuergung an de Buedem an der zweeter a fënnefter Schicht respektiv plazéiert. Wéinst der héijer Impedanz vu kupferverkleete Stroumversuergung ass et ganz ongënschteg de gemeinsame Modus EMI Stralung ze kontrolléieren. Wéi och ëmmer, aus der Sicht vun der Signalimpedanz Kontroll, ass dës Method ganz korrekt.

Am zweeten Beispill sinn d'Energieversuergung an den Terrain an déi drëtt a véierte Schichten respektiv plazéiert. Dëse Design léist de Problem vu kupferbekleedten Impedanz vun der Stroumversuergung. Wéinst der schlechter elektromagnetescher Schëld Leeschtung vun der Schicht 1 a Schicht 6 erhéicht den Differentialmodus EMI. Wann d'Zuel vu Signallinnen op den zwou baussenzege Schichten déi mannsten ass an d'Längt vun de Linnen ganz kuerz ass (manner wéi 1/20 vun der héchster harmonescher Wellenlängt vum Signal), kann de Design de Problem vum Differentialmodus EMI léisen. D'Resultater weisen datt d'Ënnerdréckung vum Differentialmodus EMI besonnesch gutt ass wann déi baussenzeg Schicht mat Koffer gefüllt ass an d'kupferbekleete Fläche Buedem ass (all 1/20 Wellelängt Intervall). Wéi virdrun erwähnt, Kupfer soll geluecht ginn


Postzäit: Jul-29-2020